AMD 借 EPYC Venice 服务器芯片披露 Zen 6 架构细节

AMD 通过新发布的 EPYC "Venice" 服务器芯片技术深挖披露了 Zen 6 架构细节：单个 CCD 采用台积电 N2P 工艺，容纳 12 个全性能核心，每核 4 MB L3 缓存，每 CCD 合计 48 MB；官方称在特定服务器负载下 IPC 较 Zen 5 最高提升 27%。 此次发布仅针对现已开始出货的 EPYC 服务器产品；面向消费端的游戏向 Zen 6 锐龙及 3D V-Cache 变体的具体日期尚未确定，PC Gamer 称可能要到 2027 年上半年才推出。

AI 根据报道生成 · 43 分钟前更新

还没有足够的连续观测数据，暂不绘制趋势。